該職缺目前已經停止招募。

工作內容

* Studying and developing RTL code using VHDL or Verilog to accelerator kernels for Big Data platforms
* System debug & Validation of FPGA prototype systems
* Performance analysis and tuning of workloads on heterogeneous platform.

條件要求

1. 具備 Verilog/VHDL 設計經驗
2. 對於 startup 有熱誠
3. Strong technical and problem solving skills.
4. Strong written and verbal communications skills.
5. Ability to define and execute tasks with limited direction.

加分條件:有 Hadoop 相關經驗

公司福利

• 績效獎金、定期調薪
• 彈性工時
• 無上限零食
• 創新開放的工作環境
• 培訓課程、職涯規劃、多方位專長培養
• 實習生表現優良直接轉正職,畢業即就業
• 符合勞基法之勞健保、6%勞退
• 週休二日
• 慶生下午茶會

薪資範圍

面議(經常性薪資達4萬元)